<h3> 复旦大学周鹏-刘春森团队从界面工程出发，在国际上首次实现了最大规模1Kb纳秒超快闪存阵列集成验证，并证明了其超快特性可延伸至亚10纳米。相关研究成果12日发表于国际期刊《自然·电子学》。<br></br> 人工智能的飞速发展迫切需要高速非易失存储技术，当前主流非易失闪存的编程速度普遍在百微秒级，无法支撑应用需求。该研究团队在前期发现二维半导体结构能够将其速度提升一千倍以上，实现颠覆性的纳秒级超快存储闪存技术。但是，实现规模集成、走向实际应用仍具有挑战。<br></br> 为此，研究人员开发了超界面工程技术，在规模化二维闪存中实现了具备原子级平整度的异质界面，结合高精度的表征技术，显示集成工艺优于国际水平。研究人员通过严格的直流存储窗口、交流脉冲存储性能测试，证实了二维新机制闪存在1Kb存储规模中，在纳秒级非易失编程速度下的良率可高达98%，这一良率高于国际半导体技术路线图对闪存制造89.5%的良率要求。<br></br> 同时，研究团队研发了不依赖先进光刻设备的自对准工艺，结合原始创新的超快存储叠层电场设计理论，成功实现了沟道长度为8纳米的超快闪存器件。该器件是目前国际最短沟道闪存器件，突破了硅基闪存物理尺寸极限，约15纳米。在原子级薄层沟道支持下，这一超小尺寸器件具备20纳秒超快编程、10年非易失、10万次循环寿命和多态存储性能。<br></br> 研究人员介绍，此项研究工作将推动超快闪存技术的产业化应用。</h3></br><h3>来源：科技日报</h3></br><h3>编辑：魏晓丽</h3></br><h3>审校：王然</h3></br> <a href="https://mp.weixin.qq.com/s/cP3M9m4rnoQVxX83FG8dng" >查看原文</a> 原文转载自微信公众号,著作权归作者所有